[서울파이낸스 이서영 기자] TSMC·삼성전자·인텔 등 세계 파운드리(반도체 위탁생산) 업체들이 대형 수요처를 잡기 위해 고성능 반도체 패키징 기술에 초점을 맞추고 있다. 

14일 시장조사업체 욜디벨로프먼트에 따르면 세계 고성능 반도체 패키징 시장은 2021년 27억4000만달러(약 3조4600억원)에서 2027년 78억7000만달러(약 9조9400억원)으로 연평균 19% 이상 성장할 것으로 전망됐다.  

패키징은 반도체와 기기를 연결하기 위해 전기적으로 겉을 포장하는 공정이다. 반도체 설계와 생산이 전(前)공정이라면, 패키징은 후(後)공정이라 일컫는다.

그동안 반도체 패키징은 단순 업무에 속한다고 판단해 국내 반도체 업체들은 전공정 기술 개발에 집중해왔다. 그러나 최근 인공지능(AI) 시장이 커지면서, 그래픽처리장치(GPU)에 고성능·고효율 메모리반도체를 함께 패키징해야 하는 상황으로 가면서 복잡한 패키징 기술이 필요해졌다. 또 대형 수요처에서 여러 반도체를 하나로 패키징을 해달라는 요청 빈도가 높아지고 있어 파운드리 업체들은 패키징에 신경을 쓸 수밖에 없게 됐다. 

파운드리 기업들은 그동안 나노미터급 반도체 미세공정 개발 경쟁에 집중했지만, 최근 나노 공정 개발이 어느 정도 한계에 부딪히며 경쟁력 차별화로 패키징 기술개발로 눈을 돌리고 있다. 파운드리 업계 1위인 대만 TSMC와 삼성전자 등은 미세공정 수율(결함 없는 제품 비율) 경쟁을 벌여왔지만, 최근 삼성전자가 4나노(nm) 수율 75%, 3나노 수율 60%까지 확보한 것으로 알려지면서 미세공정 기술 격차는 점차 줄어들고 있다. 

TSMC는 파운드리 1위를 지키기 위해 패키징 기술력을 적극 알리고 있다. 가장 대표적인 기술은 '칩 온 웨이퍼 온 서브스트레이트'(CoWoS)다. 반도체에 일반적으로 사용하는 인쇄회로기판(PCB) 대신 인터포저라는 기판 위에 메모리와 로직 반도체를 올리는 기술로, 생성형 AI에 주로 쓰이는 엔비디아 A100⋅H100 등 GPU가 CoWoS를 통해 패키지 처리된다.

TSMC는 최근 대만 내 5번째 패키징 공장을 완공해 지난달부터 가동하기 시작했다. 이 공장은 그동안 운영해왔던 4개의 패키징 공장을 합친 것보다 1.3배나 더 크다. 완공된 공장에서는 반도체 칩을 수직으로 쌓는 3D 패키징 기술인 '시스템 온 인티그레이티드 칩'(SoIC) 공정도 사용된다. 

삼성전자도 첨단 패키지 역량을 키우기 위해 최근 AVP(어드밴스트패키징) 전담팀을 조직했다. 충남 온양, 중국 쑤저우 등에 패키징 전용 생산라인을 운영 중인 삼성전자는 'X-큐브'라는 3D 패키징 기술을 가지고 있다. 최시영 삼성전자 사장은 최근 "2025년에는 GAA(게이트 올 어라운드) 공정으로 만든 칩에 3차원 패키징을 확대 적용할 계획"이라고 밝히기도 했다. GAA는 트랜지스터 내 게이트와 채널이 닿는 모든 면에서 전류가 흐르도록 해 더 세밀한 제어가 가능하도록 하는 기술이다. 삼성전자는 3나노부터 GAA(Gate All Around) 공정을 도입했다. 

2030년 파운드리 시장에서 2위에 오르겠다고 선전포고를 한 인텔은 파운드리 미세공정에서 다소 뒤처져 있지만, 패키징 기술에선 경쟁력이 뛰어난 것으로 알려졌다. '포베로스'라는 이름의 3D 패키징 기술을 제공하고 있다. 또 최근 유리기판 기반의 패키징 기술을 도입했는데, 이 기술은 7나노 미세공정 칩을 3나노 미세공정으로 구현할 수 있다고 전해졌다. 인텔은 신규 패키징 공장을 유럽에 짓고, 이를 활용할 수 있도록 인텔파운드리서비스(IFS)도 설립하겠다고 최근 밝혔다.

업계 관계자는 "요즘 AI 시장이 커지면서, 데이터 처리량이 많아지고 칩의 효율을 높이기 위한 반도체 패키징 기술이 절대적으로 필요해졌다"고 말했다.   

이서영 기자 다른기사 보기