[서울파이낸스 여용준 기자] 삼성전자가 19일(현지시간) 독일 뮌헨에서 개최한 '삼성 파운드리 포럼 2023'에서 최첨단 반도체 공정 로드맵과 차량용 전기장치(전장) 등 응용처별 파운드리 전략을 공개했다.
이날 삼성전자는 최첨단 2나노 공정부터 8인치 웨이퍼를 활용한 레거시 공정에 이르기까지 다양한 맞춤형 솔루션을 선보였다.
최시영 삼성전자 파운드리사업부 사장은 "차량용 반도체 시장에 최적화된 공정을 적기에 개발해 자율주행 단계별 AI 반도체부터 전력반도체, MCU(Micro Controller Unit) 등을 자동차 제조사 요구에 맞춰 양산할 계획"이라며 "삼성전자만의 차별화된 파운드리 솔루션으로 전기차와 자율주행차 시대를 선도할 것"이라고 말했다.
삼성전자는 최첨단 2나노 공정의 전기차 전장 반도체 양산 준비를 2026년까지 완료하고, 차세대 eMRAM(내장형 M램)과 8인치 BCD 공정의 전력반도체 포트폴리오를 확대키로 했다. BCD 공정은 Bipolar(아날로그 신호제어), CMOS(디지털 신호제어), DMOS(고전압 관리) 트랜지스터를 하나의 칩으로 구현한 것으로, 주로 전력 반도체에 활용된다.
삼성전자는 특히 이번 포럼에서 세계 최초로 5나노 eMRAM 개발 계획을 밝혔다. eMRAM은 빠른 읽기와 쓰기 속도를 기반으로 높은 온도에서도 안정적으로 동작 가능한 전장용 차세대 핵심 메모리반도체다.
삼성전자는 2024년 개발 완료를 목표로 'AEC(Automotive Electronic Council)-Q100' 그레이드1 기준에 맞춰 핀펫(Finfet) 공정 기반 14나노 eMRAM을 개발 중이다. AEC-Q100은 국제자동차부품협회에서 자동차 전자 부품에 대한 신뢰성 평가 절차 및 기준을 규정한 것으로, 세계에서 통용되는 기준을 말한다. 이와 함께 회사는 2026년엔 8나노, 2027년엔 5나노 eMRAM 개발을 마칠 계획이라고 밝혔다.
삼성전자는 8인치 BCD 공정의 전력반도체 포트폴리오를 확대한다. 현재 양산중인 130나노 전장용 BCD 공정 반도체 제품에서 2025년엔 90나노 제품으로 확대한다. 90나노 전장 BCD 공정은 130나노 대비 약 20% 칩 면적 감소로, 생산량이 그만큼 더 늘어나게 된다.
이 밖에 DTI(Deep Trench Isolation) 기술을 활용해 전장용 반도체 솔루션에 적용되는 고전압을 기존 70V에서 120V로 높일 것이라고 밝혔다. 130나노 BCD 공정에 120V를 적용한 공정설계키트(PDK)를 2025년 제공할 예정이라고 회사 측은 덧붙였다. DTI는 트랜지스터 사이의 간격을 줄이고 전류 누출과 과전류로 인해 소자 특성이 저하되는 현상을 개선, 전력반도체의 성능을 향상시키는 기술을 말한다.
회사는 SAFE(Samsung Advanced Foundry Ecosystem) 파트너사, 메모리·패키지기판·테스트기업 등 20개 파트너사와 함께 최첨단 패키지 협의체 MDI(Multi Die Integration) 얼라이언스를 최근 발족했다. 회사는 이 최첨단 패키지 협의체를 주도하며 전장과 고성능 컴퓨팅(HPC) 등 응용처별로 차별화한 2.5D, 3D 패키지 반도체 솔루션을 개발할 것이라고 밝혔다.
한편 회사는 이번 독일과 미국, 한국 외 지난 17일 일본에서도 파운드리 포럼을 개최했다. 또 오프라인 행사에 참석하지 못한 글로벌 고객을 위해서 11월 2일부터 올해 말까지 삼성전자 반도체 공식 홈페이지에 행사 내용을 공개할 계획이다.
